パワ-mosfetの高速スイッチング応用 実験で学ぶ高効率・低雑音スイッチング+e級アンプ

パワーＭＯＳ　ＦＥＴによるスイッチング技術は、電気エネルギー利用の高効率化に寄与していますが、併せて機器の小型化をも追及する高周波スイッチングへの応用では、スイッチング時の過渡的な損失をいかにして減らすかが大きな課題です。答えはソフト・スイッチング技術と呼ばれる方式ですが、本書ではその極みともいえる高効率・低雑音のＥ級アンプ技術を、実験と試作をとおしてやさしく解説します。

目次 : パワーＭＯＳ　ＦＥＴスイッチングのあらまし/ 損失を低減するＺＣＳとＺＶＳ、そしてＥ級アンプ/ 損失低減の要ＬＣＲ共振回路/ 高周波出力のためのインピーダンス変換回路/ フェーズ・シフトＰＷＭ技術をマスタする/ フェーズ・シフトＰＷＭによるＺＶＳ可変電源の設計/ Ｅ級ＺＶＳアンプ設計のあらまし/ １ＭＨｚ・５Ｗ　Ｅ級ＺＶＳアンプの設計/ １ＭＨｚ・３００Ｗ出力Ｅ級アンプの設計/ ３．５ＭＨｚ・１５０ＷプッシュプルＥ級アンプの設計/ １３．５６ＭＨｚＥ級１５０Ｗ／５００Ｗ高周波電源の設計/ 本書で使用しているパワーＭＯＳ　ＦＥＴについて/ 高周波スイッチング／共振型スイッチング回路に使用するコア/ コイルやトランスに使用する巻き線について

【著者紹介】
稲葉保 : １９４８年千葉県に生まれる。１９６８年国立仙台電波高等学校専攻科卒業。１９６８年第１級無線通信士資格取得。１９７１年原電子測器（株）入社。１９７４年同社退社。１９７６年（株）日本サーキット・デザイン設立。現在同社代表取締役（本データはこの書籍が刊行された当時に掲載されていたものです）