Verilog HDL&VHDLテストベンチ記述の初歩 論理回路の検証で用いるHDL文法とノウハウ デザインウェーブムック

安岡貴志

基本情報

ジャンル
ISBN/カタログNo
ISBN 13 : 9784789831086
ISBN 10 : 4789831086
フォーマット
出版社
発行年月
2010年10月
日本
追加情報
:
24cm,239p

内容詳細

本シリーズでは、技術のボーダレス化が進む時代の設計・開発手法やデバイス要素技術、システム構築技術について、ていねいに解説します。

目次 : 第1部 テストベンチの基本(検証の重要性とテストベンチ/ 組み合わせ回路のためのテストベンチ ほか)/ 第2部 テストベンチの文法(遅延の記述方法/ 標準出力の記述方法 ほか)/ 第3部 検証のテクニック(テスト・パターンの検討/ ランダム検証 ほか)/ Appendix(テストベンチ記述のためのVerilog HDL文法リファレンス/ テストベンチ記述のためのVHDL文法リファレンス)

【著者紹介】
安岡貴志 : 東京理科大学理工学部数学科卒業。1998年、カネボウに入社。IC事業部に配属。HDLによる開発に3年間携わる。2002年、HDL設計コンサルティング会社、エッチ・ディー・ラボに入社。Verilog HDL、VHDL、SystemCなどによる開発に従事するほか、同社トレーニング事業の講師を務める。2008年、同社を退社。現在はHDL設計の経験を活かし、アルゴリズム・レベルからASIC開発を行っている(本データはこの書籍が刊行された当時に掲載されていたものです)

(「BOOK」データベースより)

ユーザーレビュー

総合評価

☆
☆
☆
☆
☆

0.0

★
★
★
★
★
 
0
★
★
★
★
☆
 
0
★
★
★
☆
☆
 
0
★
★
☆
☆
☆
 
0
★
☆
☆
☆
☆
 
0

読書メーターレビュー

こちらは読書メーターで書かれたレビューとなります。

powered by

  • Kouichi Ume さん

    VerilogとVHDLがわかるようになったのですが、なかなか手が動かせないので、実際に動かすまででデバッグできないのよりもまずは、机上でやるためにテストコードをスケルトン替わりにしたくて勉強し始めました。バージョン管理やテスト工程なども業務では必須だと思いますし、テストコードの自動化のところなどとても勉強になりました(業務系のテストでもこういうの参考にしたいです)。サンプルコードがダウンロードみつからなかったので、「VHDLによるFPGA設計&デバッグ」や「HDLサンプル記述集」と併せて読みました。

  •   さん

    HDLのテスト工程に特化した本。和書だと他にこの手のものがない、気がする。テストの大体のことが分かるので、やる前に薦めたい本。

レビューをもっと見る

(外部サイト)に移動します

人物・団体紹介

人物・団体ページへ

安岡貴志

東京理科大学理工学部数学科卒業。1998年、カネボウに入社。IC事業部に配属。HDLによる開発に3年間携わる。2002年、HDL設計コンサルティング会社、エッチ・ディー・ラボに入社。Verilog HDL、VHDL、SystemCなどによる開発に従事するほか、同社トレーニング事業の講師を務める。20

プロフィール詳細へ

建築・理工 に関連する商品情報

おすすめの商品