SystemVerilogによる検証の基礎

篠塚一也

基本情報

ジャンル
ISBN/カタログNo
ISBN 13 : 9784627851719
ISBN 10 : 4627851715
フォーマット
出版社
発行年月
2020年01月
日本
追加情報
:
380p;23

内容詳細

SystemVerilogによる検証技術を、基礎から応用まで幅広く、丁寧に解説。多数のソースコードとシミュレーション例を通して、実践的な知識が身につく1冊。

目次 : 第1章 概要/ 第2章 SystemVerilogに関する予備知識/ 第3章 ランダムスティミュラスの生成/ 第4章 ファンクショナルカバレッジ/ 第5章 アサーション/ 第6章 UVM/ 第7章 補足

【著者紹介】
篠塚一也 : 1970年東京理科大学理学部数学科卒業。1972年名古屋大学理学研究科数学修士課程修了。1973年名古屋大学理学研究科数学研究生修了。1973年NBC(Nippon Business Consultant)に入社し、COBOL、FORTRAN、問題向き言語のコンパイラー開発に従事。1978年第二精工舎(現セイコーインスツル)に移り、国産初のVLSIレイアウトシステムの設計・開発を行い、最初のバージョンを成功裏に完成後、欧米の先進技術を学ぶため、外資系企業に転職。1983年GEIAL(General Electric(U.S.A.)Industrial Automation Ltd.)に移籍し、米国GE Calma社の製品サポートに従事。この時期はPC草創期にあり、使用可能なメモリー量が限定されていたため、仮想記憶方式を採用したEDAツールのプロトタイプをPC上で開発し、GEに採用された。1986年米国に渡り、GE Calmaに入社。1987年、プロトタイプを製品として完成し、EDSIIIとして市場にリリース。以降、シリコンバレーの主要ベンダーでEDAツールの設計・開発業務に従事。2006年日本に帰国し、自社アートグラフィックスのEDA製品開発を担当し、現在に至る(本データはこの書籍が刊行された当時に掲載されていたものです)

(「BOOK」データベースより)

ユーザーレビュー

総合評価

☆
☆
☆
☆
☆

0.0

★
★
★
★
★
 
0
★
★
★
★
☆
 
0
★
★
★
☆
☆
 
0
★
★
☆
☆
☆
 
0
★
☆
☆
☆
☆
 
0

読書メーターレビュー

こちらは読書メーターで書かれたレビューとなります。

powered by

  • Q さん

    SystemVerilogというハードウェアの設計と検証の2つの機能を持つ記述言語を使って設計の仕様が意図したものか検証する本。乱数でテストケースを選択する話とテストカバレッジをサンプリングする話まではなんとか概要を掴めた気がする。しかしアサーションとUVMについては実際にどのように動くのか想像できなかった https://symbiyosys.readthedocs.io/ のassume,assertはSVのサブセットだと思っていたのだが、帰納を使ったassertは本書では全く登場しなかった。

レビューをもっと見る

(外部サイト)に移動します

人物・団体紹介

人物・団体ページへ

篠塚一也

1972年名古屋大学理学研究科数学修士課程修了。現在、(有)アートグラフィックスEDA開発部アーキテクト。専門:言語設計、コンパイラ開発、RTL論理合成、SystemVerilog設計・検証ツール開発(本データはこの書籍が刊行された当時に掲載されていたものです)

プロフィール詳細へ

物理・科学・医学 に関連する商品情報

おすすめの商品